Vor diesem Hintergrund ist das bevorstehende VLSI-Symposium zu einer wichtigen Bühne für den Wettbewerb zwischen Intel und TSMC in der fortschrittlichen Prozesstechnologie geworden.Es wird erwartet, dass TSMC auf der Veranstaltung seine 2-nm-Klasse-A16-Angström-CMOS-Technologie vorstellen wird.Der Prozess verwendet Gate-All-Around-Transistoren (GAA) und führt die Stromversorgung auf der Rückseite durch ein neues „Super Power Rail“- oder SPR-Design ein.
Intel hat bereits einige Kerndetails seines 18A-P-Prozesses bekannt gegeben.Medienberichten zufolge bleiben die wichtigsten Strukturparameter von 18A-P, einschließlich der Bibliothekshöhe und der kontaktierten Poly-Pitch, die gleichen wie beim Basisprozess 18A.Die Hauptverbesserungen konzentrieren sich auf die Abstimmung auf Transistorebene und die Spannungsoptimierung.Die Anzahl der VT-BT-Paaroptionen wurde von vier bei 18 A auf mehr als fünf erweitert, und eine neue logische Schwellenspannung wurde zwischen Ultra-Low-Threshold-Voltage (ULVT) und Low-Threshold-Voltage (LVT) hinzugefügt.
Der 18A-P-Prozess verbessert außerdem die Kontrolle der Prozessvariabilität und den thermischen Wirkungsgrad und unterstützt so seine Ziele im Hinblick auf geringe Leistungsaufnahme und hohe Leistung.Diese Verbesserungen sind einer der Gründe, warum Apple und andere Fabless-Chip-Designer größeres Interesse an der Technologie zeigen.Um diese Leistungssteigerungen zu erzielen, hat Intel neue RibbonFET-Varianten eingeführt, die auf seiner Gate-Allround-Architektur basieren, einschließlich Hochleistungstransistoren mit verbessertem Kontakt und optimierten Geräten mit geringem Stromverbrauch, wodurch die Gerätebasis für bessere Leistung und Energieeffizienz gestärkt wird.
Intel gab außerdem an, die Skew Corners des 18A-P-Prozesses um 30 % verschärft zu haben, um die Leistungskonsistenz zu verbessern und die Variabilität zu verringern.Schräge Ecken beziehen sich auf Unterschiede in der Transistorleistung und den Leistungseigenschaften innerhalb desselben Prozessknotens.Mit der Weiterentwicklung der Halbleiterfertigung hin zu immer aggressiveren Knotenpunkten wird das Transistorverhalten immer ungleichmäßiger, was die Kontrolle der Variabilität zu einer großen Herausforderung macht.
Intels erstes Produkt, das auf dem 18A-Prozess basiert, Panther Lake, ging Berichten zufolge Ende 2025 in die Massenproduktion. Das Unternehmen plant, 18A-abgeleitete Prozesstechnologien schrittweise einzuführen, wobei 18A-P voraussichtlich im Jahr 2026 eintreffen wird und ein weiter verbesserter 18A-PT-Prozess für 2028 geplant ist.
Unterdessen bereitet sich TSMC auf die Einführung seines A16-Prozesses vor, des ersten Knotens des Unternehmens, der auf der Super Power Rail-Technologie basiert.Der Prozess wird auf dem VLSI-Symposium, das für den 14. bis 18. Juni geplant ist, offiziell vorgestellt. Laut TSMC kann A16 im Vergleich zum leistungsgesteigerten N2P-Knoten eine Leistungssteigerung von 8 bis 10 % bei gleicher Leistung liefern, den Stromverbrauch bei gleicher Leistung um 15 bis 20 % senken und eine zusätzliche Steigerung der Chipdichte um 8 bis 10 % ermöglichen.
TSMC plant, im vierten Quartal 2026 mit der Massenproduktion des A16 zu beginnen. Branchengerüchte deuten weithin darauf hin, dass der Feynman-Chip von Nvidia das erste Produkt sein könnte, das diesen Prozess übernimmt.Quellen aus der Lieferkette geben an, dass A16 mit den fortschrittlichen Verpackungstechnologien CoWoS-L und SoIC kombiniert wird, was eine Systemskalierung auf das bis zu 9,5-fache der Retikelgröße ermöglicht.Der Prozess ist hauptsächlich auf High-Performance-Computing- oder HPC-Workloads ausgerichtet.